CONNECTING STRUCTURE BETWEEN LEAD FRAME AND **EXTERNAL CIRCUIT**

Patent Number:

JP7249724

Publication date:

1995-09-26

Inventor(s):

SEKINE HIDEKATSU; others: 03

Applicant(s):

TOPPAN PRINTING CO LTD

Requested Patent:

☐ JP7249724

Application Number: JP19940065680 19940309

Priority Number(s):

IPC Classification:

H01L23/50; H05K1/18

EC Classification:

Equivalents:

Abstract

PURPOSE:To provide a connecting structure between lead frame and external circuit in which the lead frame can serve as a ground layer and thereby the pin count of lead frame can be decreased while furthermore the degree of freedom can be increased in the design of circuit board while enhancing heat dissipation properties.

CONSTITUTION: The lead frame electrically connects the inner frame with the internal circuit of a package 1 and connects the outer lead with the signal pad 8 of an external circuit board 5. The lead 2 is covered at least partially with a dielectric layer 3 which is further covered with a conductive layer 4 of the lead frame connected with a ground pad 6 arranged on the external circuit board 5. A thermal via 7 is provided under the ground pad 6 arranged on the external circuit board 5.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-249724

(43)公開日 平成7年(1995)9月26日

(51)Int	C1.8
(2)	ици	·U.

庁内整理番号 識別記号

FΙ

技術表示箇所

H01L 23/50

N

H05K 1/18

H 8718-4E

審査請求 未請求 請求項の数2 FD (全 4 頁)

(21)	出願番号
------	------

特願平6-65680

(22)出願日

平成6年(1994)3月9日

(71)出願人 000003193

凸版印刷株式会社

東京都台東区台東1丁目5番1号

(72)発明者 関根 秀克

東京都台東区台東一丁目5番1号 凸版印

刷株式会社内

(72)発明者 塚本 健人

東京都台東区台東一丁目5番1号 凸版印

刷株式会社内

(72)発明者 岡野 達広

東京都台東区台東一丁目5番1号 凸版印

剧株式会社内

(74)代理人 弁理士 市之瀬 宮夫


最終頁に続く

(54) 【発明の名称】 リードフレームと外部回路との接続構造

(57)【要約】

【目的】 リードフレームをグランド層としても使用で き、その結果、リードフレームのピン数を減らすことが 出来、しかも回路基板の設計の自由度を上げられ、さら に発生する熱の放熱性の向上を可能とするリードフレー ムと外部回路との接続構造を提供する。

【構成】 インナーリードとパッケージ1の内部回路と を、また、アウターリードと外部回路基板5の信号用パ ッド8とをそれぞれ電気的に接続させるリードフレーム であって、少なくともリード2の一部表面が誘電体層3 で覆われ、さらに該誘電体層3の表面が導電層4で覆わ れてなるリードフレームの前記導電層 4 を上記外部回路 基板5に設けたグランド用パッド6と接続する。また、 該外部回路基板5のグランド用パッド6の下にサーマル ビアフを設ける。



2

【特許請求の範囲】

【請求項1】 インナーリードとパッケージ内部回路とを、また、アウターリードと外部回路とをそれぞれ電気的に接続させるリードフレームであって、少なくともリードの一部表面が誘電体層で覆われ、さらに該誘電体層の少なくとも一部表面が導電層で覆われてなるリードフレームの前記導電層を前記外部回路となる基板に設けたグランド用パッドと接続することを特徴とするリードフレームと外部回路との接続構造。

【請求項2】 前記リードフレームの導電層と接続され 10 る前記外部回路のグランド用パッドの下にサーマルビア を設けることを特徴とする請求項1記載のリードフレームと外部回路との接続構造。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、LSI、VLSI等に 代表される半導体集積回路素子(以下「半導体素子」と 称する。)の実装の際に用いられるいわゆるリードフレ ームに係わり、詳しくは該リードフレームと外部回路と の接続構造に関するものである。

[0002]

【従来の技術】パッケージ内部に回路を有する半導体装置の部品として使用される従来のリードフレームの接続 形態は図3に示すようなものであった。

【0003】すなわち、リードフレーム11のインナーリードは、パッケージ10内部の半導体素子あるいは半導体素子を搭載した回路基板の電極とワイヤボンディングにより接続され、一方、アウターリードは外部回路となる回路基板12の信号用パッド(電極)13と接続された形態であった。

【0004】ところで、近年、半導体素子の電極密度は増加する傾向にあり、これにしたがってリードの密度も増加し、リード間隙が小さくなる傾向にある。そして、リード間隙の減少に伴い、リードとリードとが近接した場合に電磁的な干渉を起こし、特に高周波の信号を伝送する場合にクロストークが発生し、良好な伝送特性が得られないという問題が生じる。本発明者は、先に、かかる問題を解決するべく、各リードの回りに誘電体層を介して導電層を設けることによりリード間の電磁的な干渉を防止するようにしたリードフレームについて提案して40いる。

[0005]

【発明が解決しようとする課題】しかしながら、図3に示すような従来のリードフレームの接続形態では、近接するリード間の電磁的な干渉を防止して良好な高周波信号の伝送特性を得ることが出来る上記リードフレームの導電層をグランド層として有効に使用することが出来ないという問題がある。

【0006】本発明は、上記従来の問題に鑑み為されたもので、その目的とするところは、高周波の信号を伝送 so

する場合のクロストークの発生を防止し、良好な伝送特性を得ることが出来る上記リードフレームをグランド層としても使用できたり、また発生する熱の放熱性向上を可能とする特徴を生かすことができ、その結果、リードフレームのピン数を減らすことが出来、しかも回路基板の設計の自由度を上げられることを可能とするリードフレームと外部回路との接続構造を提供することにある。

[0007]

【課題を解決するための手段】上記課題を解決するため、本発明のリードフレームと外部回路との接続構造は、インナーリードとパッケージ内部回路とを、また、アウターリードと外部回路とをそれぞれ電気的に接続させるリードフレームであって、少なくともリードの一部表面が誘電体層で覆われ、さらに該誘電体層の少なくとも一部表面が導電層で覆われてなるリードフレームの前記導電層を前記外部回路となる基板に設けたグランド用パッドと接続することを特徴としている。

【0008】また、本発明のリードフレームと外部回路 との接続構造は、前記リードフレームの導電層と接続さ れる前記外部回路のグランド用パッドの下にサーマルビ アを設けることを特徴としている。

[0009]

20

【作用】本発明によると、リードの回りを誘電体層を介して導電層で覆われたリードフレームの導電層を外部回路となる基板のグランド用パッドと接続しているため、グランド接続用のリードを設ける必要がなく、リードフレームのピン数を減らすことが出来る。しかも、リードフレームの各リードはいずれもグランド層として使用できるため、回路の設計上の自由度が上がる。また、上記外部回路のグランド用パッドの下にサーマルビアを設けることで放熱性を向上させることが可能となる。

[0010]

【実施例】以下、添付図面を参照して本発明の実施例を 詳述する。

【0011】図1は、本発明に係る一実施例の構成を示す断面図である。

【0012】本実施例によれば、Cu合金等の金属製のリードフレーム2のインナーリードは、パッケージ1内部の半導体素子あるいは半導体素子を搭載した回路基板の電極とワイヤボンディングにより接続され、一方、アウターリードは外部回路となる回路基板5の信号用パッド8と接続されている。なお、アウターリード先端部と信号用パッド8とはハンダ9を用いて電気的に接合される。

【0013】上記リードフレーム2の各リードの回り (内部回路および外部回路と接続するインナーリード先端部およびアウターリード先端部は除く)は誘電体層3 を介して導電層4で覆われている。前述したように、これによって各リード間の電磁的な干渉をなくし、高周波信号を伝送する場合のクロストークの発生を防止して良 好な伝送特性が得られる。なお、上記誘電体層 3 は、リードフレーム 2 のインナーリード先端部およびアウターリード先端部を適当なマスク部材でマスクしてから、例えばポリプタジエン変性品電着液を用い、電着条件:低電圧 7 0 V、キュア 2 0 0 ℃・1 0 分にて厚さ 1 5 μm程度の絶縁膜を設けることにより形成することが出来る。また、上記導電層 4 は、上記絶縁膜の表面に、例えば無電解めっき法により、厚さ 3 μm程度の C u めっきを施すことにより形成することが出来る。

【0014】本発明において、上述の如く、アウターリ 10 ードの先端部は外部回路基板5の信号用パッド8と接続されているが、同時に、リードの回りに設けられた上記導電層4は外部回路基板5に設けられたグランド用パッド6と接続されている。なお、導電層4とグランド用パッド6とはハンダ9を用いて電気的に接合される。また、外部回路基板5に設けるグランド用パッド6および信号用パッド8は図2に示すように配置されている。

【0015】したがって、リードフレームの各リードはグランド層としても使用できるようになり、グランド接続用のリードを設ける必要がなく、リードフレームのピ 20ン数を減らすことが出来る。しかも、リードフレームの各リードはいずれをグランド層としても使用できるので、回路設計上の自由度が大きくなる。

【0016】また、本実施例では、図1に示すように、外部回路基板5のグランド用パッド6の下にサーマルビア7を設けている。該サーマルビア7は、外部回路基板5の裏面に貫通するように設けられた複数のスルーホールで、該スルーホールの内周面は金属で被覆されている。このようなサーマルビア7を設けることにより、内部で発生する熱の放熱性を向上させることが可能となる。

[0017]

【発明の効果】以上詳細に説明したように、本発明のリ

ードフレームと外部回路との接続構造によれば、リードの回りを誘電体層を介して導電層で覆われたリードフレームの導電層を外部回路となる基板のグランド用パッドと接続しているため、リードフレームをグランド層としても使用でき、グランド接続用のリードを設ける必要がなく、リードフレームのピン数を減らすことが出来る。しかも、リードフレームの各リードはいずれもグランド層として使用できるため、回路の設計上の自由度が上がるという優れた効果を奏する。

【0018】また、上記外部回路のグランド用パッドの下にサーマルピアを設けることにより放熱性を向上させることが可能となるという効果も奏する。

【図面の簡単な説明】


【図1】本発明に係るリードフレームと外部回路との接続構造の一実施例を示す断面図である。

【図2】本発明に係わる外部回路基板の平面図である。 【図3】従来のリードフレームと外部回路との接続構造 を示す断面図である。


【符号の説明】

- 1 パッケージ
- 2 リード
- 3 誘電体層
- 4 導電層
- 5 外部回路基板
- 6 グランド用パッド
- 7 サーマルビア
- 8 信号用パッド
- 9 ハンダ
- 10 パッケージ
- 11 リード
 - 12 外部回路基板
 - 13 信号用パッド


【図1】



【図2】



【図3】



フロントページの続き

(72) 発明者 佐々木 淳 東京都台東区台東一丁目 5 番 1 号 凸版印 刷株式会社内